智能系統連接解決方案的先驅Astera Labs今日宣布拓展其關(guān)注領(lǐng)域，目的是解決以數據為中心（data-centric）的應用系統的性能瓶頸。全新的Aries Compute Express Link?（CXL? 2.0）Smart Retimer（PT5161LX、PT5081LX）產(chǎn)品系列是面向低時(shí)延的CXL.io連接方案，是其布局新領(lǐng)域的首款解決方案，目前正積極與戰略性客戶(hù)進(jìn)行樣品驗證。

　　Astera Labs首席執行官Jitendra Mohan表示：“隨著(zhù)我們拓展至CXL生態(tài)系統，Astera Labs實(shí)現了再次躍進(jìn)，通過(guò)提供專(zhuān)用解決方案來(lái)實(shí)現復雜的異構運算與可重組的分解式系統拓撲。基于在PCI Express?（PCIe?） 4.0和5.0互連領(lǐng)域的領(lǐng)先地位，Astera Labs的Aries CXL Smart Retimer產(chǎn)品提供了實(shí)現全新的工作負載優(yōu)化平臺的無(wú)縫通道。”

　　急速增加的數據以及人工智能和機器學(xué)習等特定工作負載的主流化，都要求專(zhuān)用加速器與通用CPU在相同的主板或機架內協(xié)同工作，同時(shí)共享內存空間。CXL 2.0互連對實(shí)現此類(lèi)緩存一致性的系統拓撲至關(guān)重要。

　　Astera Labs創(chuàng )始投資人Avigdor Willenz表示：“如同我們先前投資的Annapurna Labs與Habana Labs一樣，Astera Labs正以專(zhuān)用解決方案的先驅姿態(tài)邁步前行。我相信Astera Labs最新的CXL與PCIe連接解決方案，對于在云端實(shí)現人工智能的全部潛力至關(guān)重要。”

　　CXL聯(lián)盟總裁Barry McAuliffe表示：“作為CXL聯(lián)盟的早期成員，Astera Labs積極貢獻其在連接方面的專(zhuān)業(yè)知識，推動(dòng)CXL標準的發(fā)展。很高興看到其首款CXL芯片產(chǎn)品上市，支持快速成長(cháng)的CXL生態(tài)系統。”

　　Astera Labs同時(shí)宣布在A(yíng)ries Smart Retimer產(chǎn)品系列提供全新的低延遲模式（Low Latency Mode），可與Intel Xeon Scalable處理器進(jìn)行PCIe連接。此項進(jìn)展是與Intel公司密切合作的成果，可進(jìn)一步將PCIe鏈路時(shí)延降低至10ns以下，并提升以數據為中心的工作負載性能。Astera Labs是首家與Intel Xeon Scalable處理器（代號Sapphire Rapids）在PCIe 5.0接口上實(shí)現強大互連的廠(chǎng)商。

　　此外，Astera Labs發(fā)布其Equinox產(chǎn)品，它是適用于PCIe/CXL應用的新型即插即用Smart Retimer Add-in-Card。與Intel公司合作開(kāi)發(fā)的Equinox卡和相關(guān)專(zhuān)用固件可簡(jiǎn)化采用Intel最新Xeon Scalable處理器開(kāi)發(fā)PCIe 5.0系統。這展現了Astera Labs的一種轉變，即通過(guò)其提供易用的即插即用板卡，迅速實(shí)現復雜的系統拓撲。

　　Intel公司企業(yè)副總裁兼數據中心工程與架構部門(mén)總經(jīng)理Zane Ball表示：“PCIe Gen5和CXL是目前乃至未來(lái)在異構運算工作負載和數據中心架構的基礎技術(shù)。我們正與Astera Labs等生態(tài)系統領(lǐng)導者合作，為即將發(fā)布的Intel Xeon Scalable平臺（代號Sapphire Rapids）及其他平臺大幅降低PCIe和CXL的互連延遲。”

　　更多CXL 2.0與PCIe 4.0/5.0連接解決方案信息，請瀏覽www.AsteraLabs.com或聯(lián)絡(luò )info@AsteraLabs.com。

　　Astera Labs Inc.為總部位于美國加州硅谷中心的無(wú)晶圓廠(chǎng)半導體公司，也是針對數據中心系統提供專(zhuān)用連接解決方案的領(lǐng)導廠(chǎng)商。該公司的產(chǎn)品組合包括系統感知半導體集成電路、電路板及服務(wù)，以實(shí)現強大的CXL和PCIe連接功能。