首頁(yè) > 據(jù)介紹，英特爾的研究人員展示了以下研究成果：3D 封裝技術(shù)的新進(jìn)展，可將密度再提升 10 倍;超越 RibbonFET，用于 2D 晶體管微縮的新材料，包括僅三個(gè)原子厚的超薄材料;能效和存儲(chǔ)的新可能，以實(shí)現(xiàn)更高性能的計(jì)算;量子計(jì)算的新進(jìn)展。
英特爾通過(guò)下一代 3D 封裝技術(shù)實(shí)現(xiàn)準(zhǔn)單片芯片：
與 IEDM 2021 上公布的成果相比，英特爾在 IEDM 2022 上展示的最新混合鍵合研究將功率密度和性能又提升了 10 倍。
通過(guò)混合鍵合技術(shù)將互連間距繼續(xù)微縮到 3 微米，英特爾實(shí)現(xiàn)了與單片式系統(tǒng)級(jí)芯片(system-on-chip)連接相似的互連密度和帶寬。
英特爾探索通過(guò)超薄“2D”材料，在單個(gè)芯片上集成更多晶體管：
英特爾展示了一種全環(huán)繞柵極堆疊式納米片結(jié)構(gòu)，使用了厚度僅三個(gè)原子的 2D 通道材料，同時(shí)在室溫下實(shí)現(xiàn)了近似理想的低漏電流雙柵極結(jié)構(gòu)晶體管開(kāi)關(guān)。這是堆疊 GAA 晶體管和超越硅材料的固有限制所需的兩項(xiàng)關(guān)鍵性突破。
研究人員還展示了對(duì) 2D 電接觸材料的拓?fù)浣Y(jié)構(gòu)的首次全面分析，有望為打造高性能、可擴(kuò)展的晶體管通道進(jìn)一步鋪平道路。
為了實(shí)現(xiàn)更高性能的計(jì)算，英特爾帶來(lái)了能效和存儲(chǔ)的新可能：
通過(guò)開(kāi)發(fā)可垂直放置在晶體管上方的存儲(chǔ)器，英特爾重新定義了微縮技術(shù)，從而更有效地利用芯片面積。英特爾在業(yè)內(nèi)率先展示了性能可媲美傳統(tǒng)鐵電溝槽電容器(ferroelectric trench capacitors)的堆疊型鐵電電容器(stacked ferroelectric capacitors)，可用于在邏輯芯片上構(gòu)建鐵電存儲(chǔ)器(FeRAM)。
業(yè)界首創(chuàng)的器件級(jí)模型，可定位鐵電氧化器件(ferroelectric hafnia devices)的混合相位和缺陷，標(biāo)志著英特爾在支持行業(yè)工具以開(kāi)發(fā)新型存儲(chǔ)器和鐵電晶體管方面取得了重大進(jìn)展。
英特爾正在為打造 300 毫米硅基氮化鎵晶圓(GaN-on-silicon wafers)開(kāi)辟一條可行的路徑，實(shí)現(xiàn)了比行業(yè)標(biāo)準(zhǔn)高 20 倍的增益，并在高性能供電指標(biāo)上打破了行業(yè)紀(jì)錄。
英特爾正在超高能效技術(shù)上取得突破，特別是在斷電情況下也能保留數(shù)據(jù)的晶體管。對(duì)于三個(gè)阻礙該技術(shù)在室溫下完全實(shí)現(xiàn)并投入使用的障礙，英特爾的研究人員已經(jīng)解決其中兩個(gè)。
英特爾制造用于量子計(jì)算的性能更強(qiáng)的量子位：
英特爾的研究人員加深了對(duì)各種界面缺陷(interface defects) 的認(rèn)識(shí)，這些缺陷可能會(huì)成為影響量子數(shù)據(jù)的環(huán)境干擾(environmental disturbances)，從而找到了儲(chǔ)存量子信息的更好方法。
了解到，為紀(jì)念晶體管誕生 75 周年，英特爾執(zhí)行副總裁兼技術(shù)開(kāi)發(fā)總經(jīng)理 Ann Kelleher 博士將于 IEDM 2022 主持一場(chǎng)全體會(huì)議。屆時(shí)，Kelleher 將概述半導(dǎo)體行業(yè)持續(xù)創(chuàng)新的路徑，即圍繞系統(tǒng)級(jí)戰(zhàn)略聯(lián)合整個(gè)生態(tài)系統(tǒng)，以滿足世界日益增長(zhǎng)的計(jì)算需求并以更有效的方式實(shí)現(xiàn)創(chuàng)新，從而以摩爾定律的步伐不斷前進(jìn)。此次會(huì)議將于太平洋標(biāo)準(zhǔn)時(shí)間 12 月 5 日周一上午 9 點(diǎn) 45 分(北京時(shí)間 12 月 6 日周二凌晨 1 點(diǎn) 45 分)開(kāi)始，主題為“慶祝晶體管誕生 75 周年!摩爾定律創(chuàng)新的演進(jìn)”。
