CTI論壇(ctiforum)2月25日消息（記者 潘婷婷): 全球示波器市場的領(lǐng)導廠商— 泰克公司日前宣布，將與ANSYS 公司攜手，舉辦高速串行設(shè)計從軟件仿真到硬件測試的聯(lián)合研討會，幫助高速數(shù)字系統(tǒng)研發(fā)工作者應對日益嚴格的設(shè)計挑戰(zhàn)，提升產(chǎn)品性能的同時加速開發(fā)周期。此次研討會將分別在臺北（3月8日）、北京（3月10）、上海（3月15日）和深圳（3月17日）四地舉辦。歡迎有興趣參加研討會的工程師登錄：www.tek.com.cn/event/BERT-ANSYS/ 進行報名登記 。
　　現(xiàn)代高速設(shè)計的標準流程中，需要通過精確模型和軟件仿真來指導設(shè)計，以降低錯誤發(fā)生。同時，在原型初步建立后還必須不斷通過硬件測量加以驗證。在模擬測試中盡可能的接近真實的使用環(huán)境，是每個SI 及研發(fā)工程師所希望的。隨著PCB 板、背板上數(shù)據(jù)傳輸速率的提高，對PCB 走線的要求越來越高。如何保證在信號傳輸路徑上阻抗的連續(xù)性，從而避免信號產(chǎn)生大的反射變得至關(guān)重要。
　　ANSYS 的高速信號仿真軟件與泰克測試儀器結(jié)合形成的設(shè)計平臺，可以實現(xiàn)“設(shè)計—> 仿真—> 原型樣機測試—> 再設(shè)計仿真”的完整閉環(huán)，給測試與仿真的相互驗證帶來了極大的方便。泰克TDR 和S 參數(shù)測試可幫助直觀觀測信號走線質(zhì)量，IConnect 軟件將整個信號互連進行建模和參數(shù)提取，作為對設(shè)計階段電路建模的參考，并進行優(yōu)化。研討會上，來自泰克和ANSYS 公司的測試測量專家將就這些實用議題作詳細介紹，并搭建實測環(huán)境進行現(xiàn)場演示。
　　此外，為挑戰(zhàn)閉合的眼圖，泰克公司還將介紹其BERTScope® 在高速背板和連接線測試方面的用武之地。BERTScope 包括了碼型產(chǎn)生、預加重模塊、誤碼率測試、時鐘恢復以及示波器的功能，為高數(shù)背板及連接線設(shè)計與實測提供了極佳的測試方案。
研討會時間和地點：
　　臺北
　　2011年3月8日，維多利亞酒店3 樓維多利亞宴會廳C 區(qū)，104 臺北市中山區(qū)敬業(yè)四路168 號
　　北京
　　2011年3月10日，北京麗亭華苑酒店3 樓鴻運廳，北京海淀區(qū)知春路25 號
　　上海
　　2011年3月15日，上海古象大酒店3 樓宴會廳，上海市九江路595 號
　　深圳
　　2011年3月17日，深圳馬哥孛羅好日子酒店8 樓悉尼廳，中國深圳市福田中心區(qū)福華一路
日程安排：
　　　　時間 　　　　　　　研討會主題 　　　　　　　　　　　　　　　　　 演講人
　　13:00-13:30　　 簽到/開幕致辭 　　　　　　　　　　　　　　　　　　泰克/ANSYS
　　13:30-14:20   　高速串行通道的仿真與驗證 　　　　　　　　　　　　　 ANSYS
　　14:40-15:30 　　挑戰(zhàn)閉合的眼圖–BERTScope應對高速背板和連接線 　　 泰克
　　13:50-16:30 　　高速信號互連測試和驗證 　　　　　　　　　　　　　　　泰克

CTI論壇報道